## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-005928

(43)Date of publication of application: 12.01.2001

(51)Int.Cl.

G06K 19/07 B42D 15/10

G06F 12/16 G06K 19/073

(21)Application number: 11-170976

(71)Applicant: HITACHI MAXELL LTD

(22)Date of filing:

17.06.1999


(72)Inventor: KUBO TAKASHI

#### (54) IC CARD

#### (57)Abstract:

PROBLEM TO BE SOLVED: To obtain an IC card which prevents data damage owing to a short break in the middle of data writing and has high operation reliability.

SOLUTION: A data storage device is provided with a data storing part 5 which is electrically writable and also stores data in a prescribed unit, and is accessed by a host device for data in the prescribed unit. In such a case, a 1st memory 6 capable of temporarily storing data even without feeding power to the data storage medium, a 2nd memory 7 capable of temporarily storing control information necessary to data transfer to the part 5 from the memory 6 even without feeding power to the data storage device and a controlling means 16 for rewriting data of the prescribed unit during the transfer after resuming power supply in the case power supply is interrupted when the data is transferred are included.



## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

## (19)日本国特許庁 (JP)

# (12)公開特許公報 (A)

# (11)特許出願公開番号 特開2001-5928

(P2001-5928A) (43)公開日 平成13年1月12日(2001.1.12)


(51) Int. Cl. 7	識別記号	F I デーマコート' (参考)
G06K 19/07		G06K 19/00 N 2C005
B42D 15/10	521	B42D 15/10 521 5B018
G06F 12/16	340	G06F 12/16 340 M 5B035
G06K 19/073		G06K 19/00 P
		審査請求 未請求 請求項の数2 OL (全15頁)
(21)出願番号	<b>特願平11-170976</b>	(71)出願人 000005810
		日立マクセル株式会社
(22)出顧日	平成11年6月17日(1999.6.17)	大阪府茨木市丑寅1丁目1番88号
		(72)発明者 久保 髙志
•		大阪府茨木市丑寅一丁目1番88号 日立マ
		クセル株式会社内
		(74)代理人 100080193
		弁理士 杉浦 康昭
		Fターム(参考) 2C005 MA34 MB08 SA22 SA25
		5B018 GA04 KA22 LA06 MA40 NA06
		QA05

#### (54) 【発明の名称】 I Cカード

## (57)【要約】

【課題】 データ書込み中での電源の瞬断によるデータ 破壊がおこらない、動作信頼性の高い I Cカードを提供する。

【解決手段】 電気的に書き込みが可能で、かつ所定の単位でデータを記憶するデータ記憶部5が設けられ、上位装置から所定の単位でデータアクセスがなされるデータ記憶装置において、前記データ記憶装置に電源が供給されなくてもデータを一時的に記憶できる第1のメモリ6と、その第1のメモリ6から前記データ記憶部5へのデータ転送に必要な制御情報を、前記データ記憶装置に電源が供給されなくても一時的に記憶できる第2のメモリ7と、前記データ転送時に電源の供給が遮断されたときに、その転送中の所定単位のデータを電源供給再開後にデータ記憶部に再書き込みするための制御手段16とを備えることを特徴とする。



5B035 AA11 BB09 CA11 CA12

2

#### 【特許請求の範囲】

【請求項1】 電気的に書き込みが可能で、かつ所定の単位でデータを記憶する不揮発性のデータ記憶部が設けられ、前記データ記憶部に対して上位装置から所定の単位で書込みが行われるICカードにおいて、書込み対象領域へのデータ書込み中に電源供給の瞬断が発生したことを記憶する瞬断情報記憶手段を有することを特徴とするICカード。

#### 【発明の詳細な説明】

### [0001]

【発明の属する技術分野】本発明は、例えば電子マネー、クレジットカード等に利用される I Cカードに関するものである。

#### [0002]

【従来の技術】現在普及している磁気カードに代わり、記憶容量・セキュリティの面で優れているICカードが各種システムにおいて普及しつつある。これに伴いICカード利用環境も今までの環境と比較してより過酷な環境下での使用が必要とされている。例えば、現在実稼動が予定されている有料高速道路の自動料金収受システム(ETC:Electronic Collection System)では、利用料金の決済に用いるICカードは、自動車のダッシュボード等に設置される車載器に挿入され、自動車走行中30にICカードと料金所車線に設置された路側アンテナの間でデータ通信がおこなわれ、これにより料金計算に必要な情報に通信が実行される。このため、ICカードには車内における高温・振動・ノイズ等の従来の利用環境より悪環境下での安定した動作および記憶データの保存が要求されている。

#### [0003]

【発明が解決しようとする課題】特に自動車走行中のICカードアクセスは、車体の振動の影響を大きく受けることが分かった。これは、通常接触状態に有るICカー 40ドの外部端子と車載器のICカードコンタクト部が車体の振動により瞬間的に離れてしまうことに起因するものである。ICカードでのデータ書込み時に瞬間的な接点の離れがおこると、ICカードへ供給されていた電力の瞬断がおこり、書き込み動作が中断される。そのとき書込みデータブロツクの正当性の保障ができず、データの破壊を引き起こしてしまう可能性がある。

【0004】このことは特にデータ記憶部にEEPRO MやラッシュEEPROMを使用した場合、このメモリ はデータの書込速度がRAM等の揮発性メモリと比較し 50

て書込みに要する時間が長いため、前述のような電源瞬 断によるデータ破壊のトラブルが発生する確立が高くな り、データの正当性の保障がより困難となる。

【0005】また、データ破壊が起こった領域がICカードの管理領域であった場合には、再起動時のICカード使用が出来なくなることも有り得る。

#### [0006]

【課題を解決するための手段】本発明は、このような従来の課題を解決する I Cカードを提供することを目的とする。

【0007】前記目的を達成するために、本発明は、電気的に書き込みが可能で、かつ所定の単位でデータを記憶する、例えばフラッシュ型EEPROMなどの不揮発性メモリからなるデータ記憶部が設けられ、上位装置から所定の単位でデータの書込みがなされるICカードデータにおいて、データ書込み中に電源供給の瞬断が発生したことを記憶する情報記憶手段を有するものである。【0008】さらに、書込み対象領域のデータをバックアップ領域に待避する手段と、電源供給の再開時に前記20記憶手段の情報をもとに瞬断が発生したことを判断する判断手段と、前記判断手段で瞬断の発生を確認した場合に前記バックアップ領域の待避データを書込み対象領域

【0009】本発明は前述のような構成になっており、電源が遮断されたときに書込み中であった所定単位のデータが電源供給再開後、データ記憶部に書き込まれるため、当該データの正当性の保障が完全となり、動作信頼性の高いICカードが提供できる。

に書込む手段を有していることを特徴とするものであ

#### [0010]

る。

【発明の実施の形態】つぎに本発明の実施の形態を図とともに説明する。図1は第1実施例に係る半導体メモリ装置を説明するためのプロック図である。

【0011】半導体メモリ装置1は、フラッシュメモリへのリード/ライトおよび全体の制御を行うマイコン2、上位装置とのインターフェースプロトコルを実現するI/Fコントローラ3、作業用のワークメモリ4、複数のフラッシュ型EEPROM(フラッシュメモリアレイ)からなるデータ記憶部5、第1のメモリ6、第2のメモリ7、前記各部を接続するアドレスバス8、データバス9、制御信号バス10で主に構成されている。

【0012】そしてアドレスバス11、データバス12、制御信号バス13により上位装置(図示せず)と接続されている。ここでアドレスバス8とアドレスバス11、データバス9とデータバス12、制御信号バス10と制御信号バス13とは、必ずしも対応するものではない。

【0013】前記マイコン2は制御プログラムを格納したROM14、カウンタレジスタならびにプロックナンパレジスタなどの機能を有するRAM15、各制御動作

を実行するためのCPU16を備えている。

【0014】前記I/Fコントローラ3は上位装置とのアクセスを実現するために、実行する処理を指定するためのコマンドレジスタ17、データアクセスする論理プロックアドレスを指定するためのアドレスレジスタ18、転送プロック数を指定するためのレングスレジスタ19、データの書込み/読出しを行うためのデータレジスタ20、実行結果を知らせるためのステータスレジスタ21を備えている。

【0015】前記ワークメモリ4は上位装置からの論理 10 プロックアドレスをデータ記憶部5のフラッシュメモリ 群におけるメモリ空間上の実際のアドレスである実プロックアドレスに変換する第1のテーブル22と、その実プロックアドレスに対応するフラッシュメモリのデータ 領域を管理する第2のテーブル23とを有している。この半導体メモリ装置1は通常のハードティスクと同様に、ある一定のプロック単位でデータアクセスされるものであり、上位装置から論理プロックアドレスとして任意のデータ領域が指定される。このとき1プロックのバイト単位は任意であるが、2nバイトが望ましく、ここ 20 では1プロックが512バイトで構成されている場合として説明する。

【0016】なお、本実施例では半導体メモリ装置1を例に説明するが、マイコンおよび各メモリがIチップで構成され、外部との通信をシリアルで行なう、いわゆるICカードであってもよく、この場合は、データ記憶部がEEPROMであり、書込み単位は上記のIプロック512バイト固定でなく、任意のバイト数で書込みが実行される。

【0017】第1のテーブル22の構成を図2とともに 30 説明する。第1のテーブル22は前述のように、上位装置からデータアクセスのために指定される論理ブロックアドレスを、複数のフラッシュメモリから構成されるデータ記憶部5のメモリ空間上の実際のアドレスである実プロックアドレスに変換するためのものである。

【0018】同図において論理プロックアドレス空間は、論理プロックアドレス0001h~FFFFhにマッピングされているとする。また同様に、実プロックアドレス空間も実プロックアドレス0001h~FFFFhにマッピングされているとする。ここで例えば、上位 40 装置からデータ読出し先として論理プロックアドレス0030hが指定された場合、第1のテーブル22により論理プロックアドレス0030hに対応する実プロックアドレス0088hが参照され、実プロックアドレス空間の実プロックアドレス0088hが指定され、対応するデータAが読み出される。

【0019】 このように第1のテーブル22を介することにより、論理プロックアドレスと実プロックアドレスのアドレス値が常に一致している必要がなくなるので、 データ記憶部5のメモリ空間を有効に使用することがで 50

きる。

【0020】また、データの書込みのない論理ブロックアドレスについては、例えば論理ブロックアドレスFFFFhのように、第1のテーブル22の所定の領域の値が0000hであり、実ブロックアドレス空間上に対応するデータが無いことを示している。このような論理ブロックアドレスへの読出しにつていは、ALL0を上位装置に転送すればよい。

【0021】第2のテーブル23は、実ブロックアドレス空間上の実プロックアドレス内のデータの状態を管理するフラグ情報を格納するためのものである。図3に示すように、実プロックアドレス0088hに対応する第2のテーブル23の領域には、この実プロックアドレス内のデータが有効であることを示す「有効データ」フラグ01hが格納されている。さらに、実プロックアドレス内のデータが無効である場合は、「無効データ」フラグ02hが格納されている。これは、以前はこのブロック内のデータが有効であったが、書換えが行われ、ある論理プロックアドレスに対応するデータが他の実プロックアドレスにセットされたことを示している。また、「無効データ」フラグはフラッシュメモリにおける消去処理の必要性も示している。

【0022】データの書き込みが可能な実プロックアドレスについては、実プロックアドレス0007hのように「空きプロック」フラグ00hが格納されている。また、データの書き込みができない実プロックアドレスについては、実プロックアドレス0123hのように「欠陥プロック」フラグFFhが格納されている。これらのフラグ情報により、実プロックアドレス空間を構成するフラッシュメモリの状態を管理することができ、フラッシュメモリに対してデータの書き込み、消去などの処理を有効に行うことができる。これらのフラグの値は一例であり、フラッシュメモリの状態を管理できるように識別されていれば、任意に設定してもよい。

【0023】前記第1のテーブル22と第2のテーブル23はデータ記憶部5内のフラッシュメモリをアクセスするのに必要な情報であるので、不揮発メモリに格納される。そのメモリとしては、EEPROMやフラッシュメモリでもよいが、アクセスがEEPROMやフラッシュメモリに比べて高速であり、バイト単位でデータの書換えが可能なFRAMが最適である。また、メモリとしてSRAMを使用し、電源オフ時に不揮発メモリヘテーブル情報を格納する方法でもよい。あるいは、電池等でSRAMをバックアップする方法でもよい。

【0024】図4は、第1のメモリ6の構成を示す図である。この第1のメモリ6は、例えばFRAMあるいは電池でパックアップされたSRAMなどのようにデータ記憶部5(フラッシュ型EEPROM)よりもデータ書込速度が高速でかつ不揮発性のメモリで構成されてい

る。そして同図に示すように「プロック0」から「プロ ック255」までのプロックナンバ毎のメモリプロック 24を多数備えている。このプロックの総数は、任意で あって構わない。

【0025】図5は、第2のメモリ7の構成を示す図で ある。この第2のメモリ7は、例えばFRAMあるいは 電池でパックアップされたSRAMまたはEEPROM などのメモリで構成されている。そしてデータ転送の処 理状態を示すフラグ情報を記憶するフラグ情報エリア2 5、先頭アドレス情報を記憶する先頭アドレス情報エリ 10 ア26、転送プロック数を記憶する転送プロック数情報 エリア27、操作対象論理プロックアドレスを記憶する 操作対象論理プロックアドレス情報エリア28、操作対 象実プロックアドレスを記憶する操作対象実プロックア ドレス情報エリア29、対象論理プロックアドレスを記 憶する多数の対象論理プロックアドレス情報エリア30 などを有している。

【0026】これらフラグ情報エリア25、先頭アドレ ス情報エリア26、転送ブロック数情報エリア27、操 作対象論理プロックアドレス情報エリア28、操作対象 20 実プロックアドレス情報エリア29、対象論理プロック アドレス情報エリア30によってデータ転送の処理に必 要な各種制御情報を格納する制御情報エリア31が構成 されている。

【0027】次に図6ないし図13を用いてマイコン2 の処理動作について説明する。

【0028】図7に示すように上位装置から電源が供給 されると、まずステップ(以下、Sと略記する)1にお いて各部がイニシャライズされ、S2で電源遮断に対応 する処理がなされるが、この処理については後で説明す 30 ることにして、ここでは上位装置から半導体メモリ装置 に通常の状態で電源が供給されている場合を説明する。 すなわちS2において第2のメモリ内のフラグ情報が 「11H」あるいは「12H」でないと判断されると、 S5に進む。

【0029】S5ではコマンド待ちかどうか判断し、コ マンド待ちであればそれを受信し、S6でそのコマンド がデータ書き込みなのかどうか判断され、データ書き込 みであれば後述する書き込み処理のサブルーチンをコー ルする。また、S7で受信した前記コマンドがデータ読 40 み出しなのかどうか判断され、データ読み出しであれば 後述する読み出し処理のサブルーチンをコールする。

【0030】その他のコマンドであればS8でそのコマ ンドに対応した処理を実行し、コマンドの処理が終了す るとS9で終了の信号を上位装置に送り、次のコマンド 待ちの状態で待機する。

【0031】次に図8を用いて書き込み処理を説明す る。S10で上位装置からアドレスレジスタおよびレン グスレジスタに入力された論理プロックアドレスの先頭 アドレス値および転送ブロック数を第2のメモリに設定 50 ブロック」フラグを検索し、その「空きブロック」の実

する。

【0032】次にS11で第1のステップを実行する。 この第1のステップは図9に示すようにまず、S20で フラグ情報「10H」、すなわち上位装置から第1のメ モリヘデータ書込中を示すフラグ情報を第2のメモリに 設定する。

【0033】S21でレングスレジスタに入力されてい る転送されるプロック数をマイコン中のカウンタ(RA M) に設定し、S22で第1のメモリ内のメモリブロッ クを指定するプロツクナンバレジスタの値を「0」にす る。

【0034】そしてS23において、上位装置からの1 プロック分のデータをプロックナンバの示すメモリプロ ック (図4参照) に転送する。転送が終了するとS24 でプロックナンパの値を+1インクリメントするととも に、S25でカウンタの値を-1デクリメントする。

【0035】そして、カウンタの値が「0」になるまで S23~S25の動作が繰り返され、カウンタ値が

「0」になった、すなわち上位装置から第1のメモリへ のデータの書き込み(転送)が終了したとS26で判断 されると、第1のメモリへのデータの書き込み終了を示 **すフラグ情報「11H」を第2のメモリに設定して、第** 1のステップを終了する。

【0036】この第1のステップが終了すると、図8に 示すようにS12で第2のステップの実行がなされる。 この第2のステップは図10ならびに図11に示すよう にまず、S30でフラグ情報「12H」、すなわち第1 のメモリからデータ記憶部へのデータ書込中を示すフラ グ情報を第2のメモリに設定する。

【0037】S31で第2のメモリから先頭アドレス値 および転送プロック数を読み出し、それらから書き込み 対象の論理プロックアドレスを算出する。例えば先頭ア ドレス値が0001hで、転送ブロック数が3の場合、 曹き込み対象の論理プロックアドレスは0001h~0 003hと算出される。

【0038】 S32で算出した書き込み対象の論理プロ ックアドレス値を第2のメモリに格納するとともに、転 送されるプロック数をカウンタ(RAM)に設定し、S 33で第1のメモリ内のメモリブロックを指定するプロ ツクナンバレジスタの値を「0」にする。

【0039】次にS34で、転送プロック数とカウンタ の値を元にして、第2のメモリから書き込み対象の論理 プロックアドレスを読み出す。そしてS35で、第1の テーブルから、書き込み対象の論理プロックアドレスに 対応する実プロックアドレスが存在するかを検索し、S 36で実プロックアドレスが存在すると判断されると、 S37で実プロックアドレスに対応する第2のテーブル の領域に「無効データ」フラグを設定する。

【0040】次いでS38で第2のテーブルより「空き

Q

プロックアドレスを書き込み先プロックアドレスとして 設定して(S39)、S40で書き込み対象の論理プロックアドレス値と書き込み先の実プロックアドレス値を 第2のメモリ内の操作対象論理プロックアドレスと操作 対象実プロックアドレスのエリアにそれぞれ格納する。

【0041】そしてS41でブロックナンバで示されている第1のメモリのメモリブロックから1ブロック分のデータを、実ブロックアドレスで指定されているデータ記憶部の領域に書き込む。

【0042】次にS42で、書き込み先の実プロックア 10 ドレスに対応する第2のテーブルの領域に「有効データ」フラグを設定し、S43で書き込み対象の論理プロックアドレスに対応する第1のテーブルの領域に、書き込み先の実プロックアドレス値を設定する。

【0043】しかる後、S44でブロックナンバの値をインクリメントし、S45でカウンタの値をデクリメントし、S46でカウンタの値が0になったかどうか判断する。カウンタの値が0になるまで前記S34からS46の処理動作を繰り返して、所定ブロックのデータを第1のメモリからデータ記憶部へ転送する。

【0044】データ転送が終了するとS47で第2のメモリに設定した制御情報をクリアし、S48で第2のメモリのフラグ情報を「00H」に設定して、第2のステップを終了する。この第2のステップの実行は、前述した図7のS4においても同様に行われる。

【0045】再び図8に戻るが、S12で第2のステップを実行するとS13で消去プロックがあるかどうかが判断され、無ければ書き込み処理を終了する。

【0046】次に図12を用いて読み出し処理について説明する。まずS50でアドレスレジスタおよびレング 30スレジスタの値を読み出し、論理プロックアドレス値および転送されるプロック数を読み出し、S51で転送プロック数をカウンタに設定する。

【0047】次に読み出した論理プロックアドレスの先頭アドレス値と転送プロック数およびカウンタの値から、読み出される論理プロックアドレスを算出する。次いでそれを第1のテープルより実プロックアドレスに変換し(S53)、S54で実プロックアドレス内のデータを読み出し、1/Fコントローラを介して上位装置に転送する。そしてS55でカウンタの値をデクリメント40し、S56でカウンタの値が0になったかどうか判断され、カウンタ値が0になるまでS52からS56までの処理動作を繰り返してデータの読み出しを行い、カウンタ値が0になると読み出し処理を終了する。

去プロック単位での消去操作を実行する。

【0049】前述のS62で「有効データ」フラグが有ると判断されると、S64で「有効データ」フラグである実プロックアドレス内のデータをワークメモリへ退避させ、S65で第2のテーブルより消去プロック以外の範囲での「空きプロック」フラグを検索する。

【0050】そしてS66で「空きブロック」の実プロックアドレスに、前述したワークメモリへ退避させてあったデータを書き込む。次にS67で第1のテーブルより退避元の実プロックアドレスを検索し、それを書き込み先の実プロックアドレスに変更し、書き込まれた実プロックアドレスに対応する第2のテーブルの領域に「有効フラグ」を設定して(S68)、S69で消去プロック単位での消去操作を実行する。

【0051】しかる後、S70で消去プロック内の実プロックアドレスに対応する第2のテーブルの領域に「空きフラグ」を設定して、消去処理を終了する。

【0052】以上の説明は上位装置から半導体メモリ装置へ電源が供給されている通常の処理動作であるが、停電、あるいは上位装置のコンセントを不意に引き抜いた場合、または半導体メモリ装置の引き抜きなどによって上位装置との接続が不意に遮断されたりする場合、すなわち上位装置から半導体メモリ装置への電源が遮断されることがある。

【0053】次にこの場合の対応について図6ならびに図7を用いて説明する。図6は、状態フラグを説明するための図である。同図に示すようにフラグ値が「00H」の場合はレディ状態、「10H」の場合は上位装置から第1のメモリへのデータ書き込み中、「11H」の場合は上位装置から第1のメモリへのデータ書き込み終了、「12H」の場合は第1のメモリからデータ記憶部へのデータ書き込み中をそれぞれ示している。

【0054】図7のS2において上位装置から第1のメ モリへのデータ書き込み終了(「11H」)または第1 のメモリからデータ記憶部へのデータ書き込み中(「1 2 H」) ということは、その時点で上位装置から半導体 メモリ装置への電源が遮断されても転送中のデータの復 旧可能な状態であることを示す。一方、上位装置から第 1のメモリへのデータ書き込み中(「10H」)に電源 が遮断されると、第1のメモリへは当該プロツクのデー タが途中までしか記憶されていないため、そのデータの 復旧は不可能であることを示す。従ってこのS2では、 その時点において半導体メモリ装置への電源が遮断され たとき、データの復旧は可能かどうかを判断している。 【0055】その判断結果、フラグ情報が「11H」あ るいは「12H」で転送中のデータの復旧が可能である と判断すると、S3で第2のメモリから操作対象実プロ ツクアドレス値を読み出し、その実プロツクアドレスに 対応する第2のテーブルの領域に「無効データ」のフラ

へのデータの書き込みを禁止する。次にS4で前述の第2のステップを実行して、電源供給再開後に前述の電源 遮断で転送途中であったデータを最初からデータ記憶部 へ書き込む。

【0056】図14ないし図16は、処理動作の変形例を説明するための図である。図14において前記図7と相違する点は、S8の後に書き込み処理あるいは読み出し処理とは無関係にS9でコマンド処理の終了を上位装置に返送する点である。

【0057】また図15において前記図8と相違する点 10は、S11とS12の間にコマンド処理の終了を上位装置に返送するS100がある点である。

【0058】さらに図16において前記図12と相違する点は、S56の後にコマンド処理の終了を上位装置に返送して(S101)読み出し処理を終了する点である。

【0059】このように所定のコマンド処理が終了すると、その旨を逐次上位装置に連絡することにより、上位装置の待ち時間を可及的に短縮して上位装置での他の処理が可能となり、上位装置の処理効率が高められる。

【0060】次に、マイコンおよび各メモリが1チップで構成され、外部との通信をシリアルで行なう、いわゆるICカードの場合のデータ書込みを図17のフローチャートを用いて説明する。ICカードに対してリーダライタ等の上位の外部装置から書込みコマンドブロックがシリアル通信で転送され、ICカード内部のSRAM等の揮発性メモリに設定されている通信バッファに書込まれる。このコマンドブロックには、書込み命令を示すコマンド情報の他に書込みデータや書込みアドレスを含む。

【0061】S201では、書込みアドレス(論理アド 30 レス)が示す書込み領域に対応するプロック(物理アドレス)を計算で求める。S202では、S201で求めた書き換えプロック番号の不揮発性メモリへの保存と書込み中に電源の供給が途絶えたことを判別するための書込み中フラグのセットを行なう。次にS203において、書き換えプロックに書込まれているデータを退避エリアへ書込むことで、データ保存を行ない、S204で退避エリアへのデータ保存が成功したことを確認する。

【0062】S205で実際に送られてきた通信パッファ内の書込みデータをS201で求めた書き換えプロッ 40クへの書込みを実行し、S206でデータ書込みが正常に実行されたことを確認する。最後にS207でS203でセットした書込み中フラグのクリア処理を実行して書込み処理を終了する。

【図12】 EPROMを使用した場合、このメモリはデータの書込である。 速度がRAM等の揮発性メモリと比較して書込みに要する時間が長いため、電源瞬断がS203の処理中に発生する確立が高い。その場合、書込みブロックのデータ【図14】 は、書込み中のデータと書込み処理前のデータが混在し 50 トである。

てしまい、データ破壊となってしまう。

【0064】再度電源が投入された時点の初期化処理において、前記書き換えフラグをチェックすることにより書き換え処理中の電源供給が途絶えたことを知ることが可能となる。その処理を図18により説明する。

【0065】I Cカードの電源投入後の初期化処理において、書込み中フラグの状態を確認しフラグがセットされている場合(前回の処理でデータ書込み中の処理中断が起こった場合)、図18の処理を実行して書込み領域の再生を行なう。S208で書込み中フラグの確認し、フラグがセットされていることを確認し、S209で退避エリアへ保存してあるデータを図17のS202で保存したプロック番号先へ書込み、S210で破壊されたプロックのデータを書込み処理前の状態に再生する。S210でデータの書き戻しが正常に実行されたことを確認し、S211で書込み中フラグのクリア処理をおこない、データ再生処理を完了する。

[0066]

【発明の効果】本発明は前述のような構成になっており、電源が遮断されたときに書込み中であった所定単位の書込みデータが電源供給再開後にデータ記憶部に書き込まれるため、データ破壊を起こすことがないとともに、データの正当性の保障が完全となり、動作信頼性の高いICカードが提供できる。

【図面の簡単な説明】

【図1】本発明の第1実施例に係る半導体メモリ装置の 構成を示すプロック図である。

【図2】第1のテーブルの構成、機能を説明するための説明図である。

【図3】第2のテーブルの構成、機能を説明するための説明図である。

【図4】第1のメモリの構成図である。

【図5】第2のメモリの構成図である。

【図6】第2のメモリに記憶されるフラグ値の内容を示す説明図である。

【図7】半導体メモリ装置のメインルーチンを示すフローチャートである。

【図8】 データの書き込み処理を示すフローチャートである。

【図9】第1のステップを示すフローチャートである。 【図10】第2のステップを示すフローチャートである。

【図11】第2のステップを示すフローチャートである。

【図12】データの読み出し処理を示すフローチャート である。

【図13】データの消去処理を示すフローチャートである。

【図14】メインルーチンの変形例を示すフローチャートである。

12

11

【図15】その変形例でのデータの書き込み処理を示すフローチャートである。

【図16】その変形例でのデータの読み出し処理を示すフローチャートである。

【図17】データ書込み処理を示すフローチャートである。


【図18】破壊エリアの再生処理を示すフローチャートである。

#### 【符号の説明】


- 1 半導体メモリ装置
- 2 マイコン
- 3 I/Fコントローラ
- 4 ワークメモリ
- 5 データ記憶部
- 6 第1のメモリ
- 7 第2のメモリ
- 14 ROM

- 15 RAM
- 16 CPU
- 17 コマンドレジスタ
- 18 アドレスレジスタ
- 19 レングスレジスタ
- 20 データレジスタ
- 21 ステータスレジスタ
- 22 第1のテーブル
- 23 第2のテーブル
- 10 24 メモリブロック
  - 25 フラグ情報エリア
  - 26 先頭アドレス情報エリア
  - 27 転送プロツク数情報エリア
  - 28 操作対象論理プロックアドレス情報エリア
  - 29 操作対象実プロックアドレス情報エリア
  - 30 制御状態エリア


【図1】




【図4】



【図2】




[図5]



【図3】


[図6]



フラグ値	<b>да</b>
оон	レディ状態
1 O H	第1のメモリへのデータ書き込み中
111	第1のメモリへのデータ書き込み終了
12H	データ記憶部へのデータ買き込み中


[図8]


【図11】




.








【図12】




【図10】



.;

【図13】



【図14】

